A General-Purpose Neuromorphic Sensor based on Spiketrum Algorithm: Hardware Details and Real-life Applications

📄 arXiv: 2501.18799v2 📥 PDF

作者: MHD Anas Alsakkal, Runze Wang, Piotr Dudek, Jayawan Wijekoon

分类: eess.SP, eess.AS, eess.SY

发布日期: 2025-01-30 (更新: 2025-05-31)

备注: Currently under review with IEEE TCAS

💡 一句话要点

提出Spiketrum算法的面积优化硬件实现，用于通用神经形态传感

🎯 匹配领域: 支柱八：物理动画 (Physics-based Animation)

关键词: 神经形态计算 脉冲神经网络 硬件加速 Spiketrum算法 面积优化 低功耗设计 FPGA TSMC180

📋 核心要点

  1. 现有脉冲神经网络的脉冲编码主要依赖软件，限制了整体能效，硬件加速需求迫切。
  2. 论文提出Spiketrum算法的面积优化硬件实现，将模拟信号高效编码为时空脉冲模式。
  3. 实验表明，该实现方案在FPGA和TSMC180 IC上均有效，并成功应用于声音和心电图分类。

📝 摘要（中文）

本文提出了一种基于Spiketrum算法的通用神经形态传感器的面积优化硬件实现。脉冲神经网络(SNNs)提供了一种受生物学启发的计算范式，通过基于脉冲的信息传输实现节能的数据处理。尽管SNNs的硬件方面取得了显著进展，但脉冲编码在很大程度上仍然依赖于软件，限制了效率。本文针对自适应和资源高效的脉冲编码硬件的需求，提出了一种面积优化的Spiketrum算法硬件实现，该算法将时变模拟信号编码为时空脉冲模式。与早期以速度为先的性能优化设计不同，我们的方法侧重于减少硬件占用空间，在Block RAM (BRAM)上减少了52%，在数字信号处理(DSP) slice上减少了31%，在查找表(LUT)上减少了6%。所提出的实现已在FPGA上验证，并使用TSMC180技术成功集成到IC中。实验结果表明了该系统在包括声音和心电图分类在内的实际应用中的有效性。这项工作突出了性能和资源效率之间的权衡，为人工耳蜗和神经设备等功耗敏感应用中的神经形态系统提供了一种灵活、可扩展的解决方案。

🔬 方法详解

问题定义：论文旨在解决神经形态计算中脉冲编码的硬件效率问题。现有的脉冲神经网络虽然在计算上具有节能的潜力，但其脉冲编码过程通常依赖于软件实现，这引入了额外的计算开销，降低了整体系统的效率。此外，针对特定应用优化的硬件设计缺乏通用性和灵活性，难以适应不同的传感需求。

核心思路：论文的核心思路是设计一种面积优化的Spiketrum算法硬件实现，该算法能够将时变的模拟信号高效地编码为时空脉冲模式。通过直接在硬件层面实现脉冲编码，可以显著降低软件开销，提高系统的响应速度和能效。同时，通过优化硬件架构，减少资源占用，使其更适用于功耗敏感的应用场景。

技术框架：整体架构包括模拟信号输入、Spiketrum编码模块和脉冲输出。Spiketrum编码模块是核心，负责将模拟信号转换为时空脉冲模式。该模块的具体实现细节在论文中进行了详细描述，包括阈值比较、脉冲生成和时序控制等。此外，还包括用于配置和控制的接口。

关键创新：最重要的技术创新点在于Spiketrum算法的面积优化硬件实现。与以往注重性能（速度）的设计不同，该论文着重于降低硬件资源占用，在BRAM、DSP slice和LUT等方面均实现了显著的减少。这种面积优化使得该设计更适合于资源受限的嵌入式系统和功耗敏感的应用。

关键设计：论文的关键设计包括对Spiketrum算法的硬件架构进行优化，例如，通过共享资源和减少冗余逻辑来降低BRAM和DSP slice的使用。此外，还对时序控制进行了精细设计，以确保脉冲编码的准确性和实时性。具体的参数设置和阈值选择可能需要根据具体的应用场景进行调整。

📊 实验亮点

实验结果表明，该硬件实现方案在FPGA上验证有效，并成功集成到TSMC180工艺的IC中。与之前的性能优化设计相比，该方案在Block RAM (BRAM)上减少了52%，在数字信号处理(DSP) slice上减少了31%，在查找表(LUT)上减少了6%。此外，该系统在声音和心电图分类等实际应用中表现出良好的性能，验证了其有效性和通用性。

🎯 应用场景

该研究成果可广泛应用于神经形态传感领域，尤其是在功耗敏感的嵌入式系统中，如人工耳蜗、植入式神经设备、可穿戴健康监测设备等。通过高效的硬件脉冲编码，可以实现低功耗、实时的信号处理，提升设备性能和用户体验。未来，该技术有望推动神经形态计算在物联网、智能医疗等领域的应用。

📄 摘要（原文）

Spiking Neural Networks (SNNs) offer a biologically inspired computational paradigm, enabling energy-efficient data processing through spike-based information transmission. Despite notable advancements in hardware for SNNs, spike encoding has largely remained software-dependent, limiting efficiency. This paper addresses the need for adaptable and resource-efficient spike encoding hardware by presenting an area-optimized hardware implementation of the Spiketrum algorithm, which encodes time-varying analogue signals into spatiotemporal spike patterns. Unlike earlier performance-optimized designs, which prioritize speed, our approach focuses on reducing hardware footprint, achieving a 52% reduction in Block RAMs (BRAMs), 31% fewer Digital Signal Processing (DSP) slices, and a 6% decrease in Look-Up Tables (LUTs). The proposed implementation has been verified on an FPGA and successfully integrated into an IC using TSMC180 technology. Experimental results demonstrate the system's effectiveness in real-world applications, including sound and ECG classification. This work highlights the trade-offs between performance and resource efficiency, offering a flexible, scalable solution for neuromorphic systems in power-sensitive applications like cochlear implants and neural devices.