A Sim-to-Real Study of Surface-Code Decoder Benchmarking
作者: Shay J. Manor, Leila S. Erhili, Yassine Jebbouri
分类: quant-ph, cs.LG
发布日期: 2026-09-03
备注: 11 pages, 8 figures
💡 一句话要点
提出量子误差纠正解码器基准测试的新方法
🎯 匹配领域: 支柱一：机器人控制 (Robot Control)
关键词: 量子计算 误差纠正 解码器评估 噪声模型 硬件测试 量子信息
📋 核心要点
- 现有的量子误差纠正解码器基准测试主要依赖于合成噪声模型，缺乏对真实硬件的有效评估。
- 本文提出了一种新的基准测试方法，通过使用不同保真度的噪声模型对解码器进行排名，验证其在真实硬件上的表现。
- 实验结果显示，在适当的噪声模型下，解码器的排名一致性得以提高，同时首次评估了NVIDIA的Ising预解码器，发现其性能并不优于其他解码器。
📝 摘要（中文）
量子误差纠正解码器通常在合成电路级噪声下进行基准测试，假设在更真实的噪声模型下，解码器的排名会转移到硬件上并改善。本文利用Willow处理器对六个解码器进行排名，使用四个不同保真度的噪声模型，并在三个码距、两个基和十五轮计数下进行评估。结果表明，当噪声模型为每种操作类型分配独立的错误率时，硬件的排名一致性得以实现。此外，本文首次独立评估了NVIDIA的Ising预解码器，发现其在训练感受野以下的条件下并未表现出准确性和延迟的优势。我们发布了完整的评估流程和每次评估的结果，以便未来的解码器和设备进行比较。
🔬 方法详解
问题定义：本文旨在解决量子误差纠正解码器在真实硬件上的基准测试问题，现有方法主要依赖合成噪声模型，缺乏对实际设备性能的有效评估。
核心思路：通过引入四个不同保真度的噪声模型，评估解码器在真实数据下的表现，以验证解码器在硬件上的排名一致性。
技术框架：研究使用Willow处理器进行实验，涉及六个解码器的评估，采用三种码距、两个基和十五轮计数的组合，形成完整的评估流程。
关键创新：论文的创新在于首次在真实硬件上评估解码器，并发现当噪声模型为每种操作类型分配独立错误率时，排名一致性得以实现。
关键设计：在实验中，模型的校准提高了绝对错误率，但未改善排名一致性，此外，NVIDIA的Ising预解码器在特定条件下未显示出优势。
🖼️ 关键图片
📊 实验亮点
实验结果显示，当噪声模型为每种操作类型分配独立错误率时，解码器的排名一致性得以实现。此外，NVIDIA的Ising预解码器在280次评估中，有278次未能在每周期错误率和解码延迟上超越其他解码器，显示出其性能的局限性。
🎯 应用场景
该研究为量子计算领域的误差纠正提供了新的基准测试方法，能够更准确地评估解码器在实际硬件上的性能。这一方法的应用将有助于推动量子计算技术的发展，提高量子计算机的可靠性和效率。
📄 摘要（原文）
Quantum error-correction decoders are typically benchmarked against synthetic circuit-level noise, under the assumption that a decoder's ranking under such noise transfers to hardware and improves as the noise model becomes more realistic. The Willow processor, the first to operate below the surface-code threshold, allows us to test this assumption. We rank a panel of six decoders using a four-rung ladder of noise models with increasing fidelity, evaluated against real data across three code distances, two bases, and fifteen round counts. Rank agreement with hardware appears once the noise model gives each operation type its own error rate. Calibrating the model to the device improves absolute error rates but not rank agreement. We additionally provide the first independent evaluation of NVIDIA's Ising pre-decoder on hardware, at code distances below its training receptive field and via a mapping onto the lattice on which it was trained. Under these conditions, it holds no accuracy-latency advantage: another panel decoder matches or improves on it in both per-cycle error rate and decode latency in 278 of the 280 evaluations. We release the full pipeline and the per-shot outcome of every evaluation, so future decoders and devices can be compared.