Schemato -- An LLM for Netlist-to-Schematic Conversion
作者: Ryoga Matsuo, Stefan Uhlich, Arun Venkitaraman, Andrea Bonetti, Chia-Yu Hsieh, Ali Momeni, Lukas Mauch, Augusto Capone, Eisaku Ohbuchi, Lorenzo Servadei
分类: cs.LG, cs.AR
发布日期: 2024-11-21 (更新: 2025-06-02)
💡 一句话要点
提出Schemato，一种用于网表到原理图转换的大语言模型。
🎯 匹配领域: 支柱九：具身大模型 (Embodied Foundation Models)
关键词: 网表转换 原理图生成 大语言模型 电路设计 自动化设计
📋 核心要点
- 现有机器学习模型生成的网表缺乏人类可解释性，阻碍了设计人员的理解和调试。
- Schemato利用大语言模型将网表转换为LTSpice的.asc格式原理图，提高可读性。
- 实验表明，Schemato在编译成功率和原理图相似度上均优于现有LLM方法。
📝 摘要（中文）
机器学习模型正在推动电路设计，尤其是在模拟电路领域。然而，这些模型通常生成缺乏人类可解释性的网表。由于电路设计人员严重依赖电路图或原理图的可解释性来直观地理解、排除故障和开发设计，因此这是一个问题。为了有效地整合领域知识，至关重要的是将机器学习生成的网表快速准确地转换为可解释的原理图。我们提出了Schemato，一种用于网表到原理图转换的大语言模型。具体来说，我们考虑将网表转换为.asc文件，这是一种LTSpice中使用的基于文本的原理图描述。在我们电路数据集上的实验表明，Schemato实现了高达76%的编译成功率，超过了最先进的LLM的63%。此外，我们的实验表明，Schemato生成的原理图的平均图编辑距离得分和平均结构相似性指标（按编译成功率缩放）分别比性能最佳的LLM高1.8倍和4.3倍，这表明它能够生成连接更准确且更接近参考人类设计的原理图。
🔬 方法详解
问题定义：论文旨在解决机器学习生成的电路网表难以理解的问题。现有方法生成的网表缺乏人类可读性，使得电路设计人员难以直观地理解电路结构、进行故障排除和进一步开发设计。因此，如何将机器生成的网表转换为人类可理解的原理图是一个关键问题。
核心思路：论文的核心思路是利用大语言模型（LLM）的强大文本生成能力，将网表这种文本格式转换为另一种文本格式，即LTSpice的.asc原理图文件。通过训练LLM学习网表和原理图之间的映射关系，实现自动转换。这样设计的目的是为了充分利用LLM在自然语言处理方面的优势，简化转换过程，并提高转换的准确性和效率。
技术框架：Schemato的整体框架可以概括为：输入网表文本 -> LLM处理 -> 输出.asc原理图文本。具体来说，首先将电路网表作为输入提供给预训练的大语言模型。然后，LLM根据学习到的网表和原理图之间的对应关系，生成相应的.asc格式的原理图描述。最后，将生成的.asc文件导入LTSpice等电路仿真软件中，即可得到可视化的电路原理图。
关键创新：Schemato的关键创新在于将大语言模型应用于网表到原理图的转换任务。与传统的基于规则或模板的方法不同，Schemato能够通过学习大量数据自动提取网表和原理图之间的复杂关系，从而实现更灵活和准确的转换。此外，论文还针对电路设计的特点，对LLM进行了特定的训练和优化，以提高其在电路原理图生成方面的性能。
关键设计：论文中关于LLM的具体参数设置、损失函数和网络结构等技术细节没有详细描述，属于未知信息。但可以推测，可能采用了Transformer架构，并使用了交叉熵损失函数进行训练。此外，可能还使用了数据增强等技术来提高模型的泛化能力。具体的技术细节需要在论文的后续版本或相关代码中进一步了解。
🖼️ 关键图片
📊 实验亮点
Schemato在电路数据集上实现了76%的编译成功率，超过了现有最佳LLM的63%。此外，Schemato生成的原理图在图编辑距离和结构相似性指标上分别提升了1.8倍和4.3倍（按编译成功率缩放），表明其生成的原理图更准确，更接近人工设计。
🎯 应用场景
Schemato可应用于自动化电路设计流程，加速电路原型开发，辅助工程师进行电路调试和优化。通过将机器生成的网表转换为易于理解的原理图，可以提高设计效率，降低设计成本，并促进人工智能在电路设计领域的应用。
📄 摘要（原文）
Machine learning models are advancing circuit design, particularly in analog circuits. They typically generate netlists that lack human interpretability. This is a problem as human designers heavily rely on the interpretability of circuit diagrams or schematics to intuitively understand, troubleshoot, and develop designs. Hence, to integrate domain knowledge effectively, it is crucial to translate ML-generated netlists into interpretable schematics quickly and accurately. We propose Schemato, a large language model (LLM) for netlist-to-schematic conversion. In particular, we consider our approach in converting netlists to .asc files, text-based schematic description used in LTSpice. Experiments on our circuit dataset show that Schemato achieves up to 76% compilation success rate, surpassing 63% scored by the state-of-the-art LLMs. Furthermore, our experiments show that Schemato generates schematics with an average graph edit distance score and mean structural similarity index measure, scaled by the compilation success rate that are 1.8x and 4.3x higher than the best performing LLMs respectively, demonstrating its ability to generate schematics that are more accurately connected and are closer to the reference human design.