Faithful and Complete LLM-Assisted Automated Construction of Hierarchical Hardware Knowledge Graphs
作者: Haotian Qiao, Robert P. Dick
分类: cs.AI
发布日期: 2026-10-08
💡 一句话要点
提出基于LLM的自动化方法以构建层次化硬件知识图谱
🎯 匹配领域: 支柱九：具身大模型 (Embodied Foundation Models)
关键词: 硬件知识图谱 大型语言模型 信息提取 层次化结构 自动化处理
📋 核心要点
- 现有方法在处理硬件数据表时，手动检查繁琐且容易出错，且简单的LLM处理无法全面提取关键信息。
- 本文提出了一种基于LLM的自动化管道，通过分块提取、层次路由和迭代优化，构建层次化硬件知识图谱。
- 实验结果显示，本文方法在属性忠实度上达到98.8%，相比于基线提升了22.7%，并且覆盖了83.6%的基线属性。
📝 摘要（中文）
硬件数据表包含组件选择、系统集成和硬件兼容性验证所需的工程规格。然而，手动检查繁琐且易出错，因数据表信息分散且冗长。尽管大型语言模型（LLMs）可以自动化此过程，但简单的一次性处理会遗漏相关规格。本文提出了一种自动化的LLM驱动管道，通过基于块的属性提取、层次路由和迭代优化，将硬件数据表转化为通用的层次化硬件知识图谱。该框架利用LLMs进行信息提取和语义推理，同时保持源的可追溯性，并通过验证的指令和确定性的局部执行来应用图更新。实验结果表明，该框架在20个硬件数据表上实现了98.8%的属性忠实度，显著提高了下游硬件设计和验证的可靠性。
🔬 方法详解
问题定义：本文旨在解决硬件数据表中信息提取的低效性和不完整性，现有方法在处理复杂和冗长文档时容易遗漏关键信息。
核心思路：提出的管道通过分块处理和层次化结构，逐步提取和优化信息，确保信息的完整性和可追溯性。
技术框架：整体框架包括三个主要模块：1) 基于块的属性提取，2) 层次路由，3) 迭代优化。每个模块负责不同的处理阶段，确保信息的逐步精炼和更新。
关键创新：最重要的创新在于通过分块处理和迭代优化，显著提高了信息提取的忠实度和覆盖率，与传统的单次处理方法相比，能够更全面地捕捉文档中的关键信息。
关键设计：在设计中，采用了验证的指令和确定性的局部执行来更新图谱，确保了信息的准确性和可追溯性，同时减少了每次查询的上下文需求。具体的参数设置和网络结构细节在论文中进行了详细描述。
🖼️ 关键图片
📊 实验亮点
实验结果表明，本文框架在20个硬件数据表上的属性忠实度达到98.8%，相比于基线的76.1%提升了22.7%。此外，本文方法覆盖了83.6%的基线属性，而基线方法仅覆盖10.5%。
🎯 应用场景
该研究的潜在应用领域包括硬件设计、系统集成和工程验证等。通过提供更可靠和全面的工程信息，能够有效降低设计过程中的风险，提升决策的准确性，具有重要的实际价值和未来影响。
📄 摘要（原文）
Hardware datasheets contain engineering specifications essential for component selection, system integration, and hardware compatibility verification. However, manual inspection is tedious and error-prone because datasheets are lengthy and heterogeneous, with dense information fragmented across tables, figures, and text. Although large language models (LLMs) can automate this process, naïve one-shot processing omits relevant specifications even when the document fits within the model's context window. We present an automated LLM-driven pipeline that transforms hardware datasheets into general-purpose hierarchical hardware knowledge graphs through chunk-based property extraction, hierarchical routing, and iterative refinement. The framework uses LLMs for information extraction and semantic reasoning while preserving source provenance and applying graph updates through validated instructions and deterministic local execution. This staged design reduces per-query context and maintains traceable intermediate representations. The resulting knowledge graphs provide semantically organized, source-grounded hardware properties for downstream retrieval and reasoning. We evaluate the framework on 20 hardware datasheets spanning diverse component types and document lengths. We assess property faithfulness and introduce inter-graph completeness to measure relative semantic coverage without exhaustive ground truth. Our framework achieves 98.8% property faithfulness compared with 76.1% for the one-shot baseline, while fully covering 83.6% of faithful baseline properties; in the reverse direction, the baseline fully covers only 10.5% of ours. These improvements provide more reliable and comprehensive engineering information for downstream hardware design and verification, reducing the risk of overlooked constraints and incorrect decisions.