Can Agents Design Better Chips with a Higher Level Abstraction?

📄 arXiv: 2609.21157v1 📥 PDF

作者: Zijian Ding, Yang Zou, Yizhou Sun, Jason Cong

分类: cs.AI, cs.AR

发布日期: 2026-09-17

备注: 7 pages, ICCAD'26 special session

🔗 代码/项目: GITHUB

💡 一句话要点

提出基于代理的高层次抽象芯片设计方法以提升设计效率

🎯 匹配领域: 支柱九：具身大模型 (Embodied Foundation Models)

关键词: 芯片设计 高层次综合 代理模型 RTL优化 FPGA 设计效率 自动化设计

📋 核心要点

  1. 现有的芯片设计方法大多直接在RTL层面进行，缺乏对高层次抽象的利用，导致设计效率低下。
  2. 本文提出了一种结合基于代理的高层次综合设计与后HLS RTL优化的方法，旨在通过高层次抽象提升设计质量和效率。
  3. 在11个任务的基准测试中，AHRR方法实现了2.6倍的几何平均加速，展示了其在实际应用中的显著优势。

📝 摘要（中文）

大型语言模型（LLM）代理在芯片设计中的应用日益受到关注，但大多数现有方法直接在RTL层面进行设计。本文探讨代理是否可以通过利用更高层次的抽象来设计更优的芯片。我们比较了直接RTL设计、基于代理的高层次综合（HLS）设计、后编译HLS优化和后HLS RTL优化，并将基于代理的HLS设计与后HLS RTL优化结合，提出了基于代理的HLS与RTL优化（AHRR）。在一个多样化的11任务基准测试中，AHRR在基准测试中实现了2.6倍的几何平均加速。案例研究表明，HLS将设计知识提炼为代理可以利用的抽象，而RTL优化则恢复了更低层次的优化机会。这些结果使AHRR成为一种有前景的代理芯片设计工作流。

🔬 方法详解

问题定义：本文旨在解决现有芯片设计方法在RTL层面直接操作所带来的效率低下和优化机会的缺失。现有方法未能充分利用高层次抽象的优势。

核心思路：论文提出的核心思路是结合基于代理的高层次综合设计与后HLS RTL优化，通过高层次抽象提炼设计知识，使代理能够更有效地进行芯片设计，同时在后续阶段进行低层次的优化。

技术框架：整体架构包括四个主要阶段：直接RTL设计、基于代理的HLS设计、后编译HLS优化和后HLS RTL优化。AHRR方法将基于代理的HLS设计与后HLS RTL优化结合，形成一个完整的设计流程。

关键创新：最重要的技术创新在于将高层次综合与RTL优化相结合，形成了一种新的设计工作流，使得代理能够在设计过程中更好地利用抽象层次的知识，同时不失去低层次的优化机会。

关键设计：在设计过程中，关键参数设置包括HLS的抽象层次、优化策略的选择以及代理模型的训练方式等，确保代理能够有效地学习和应用设计知识。

🖼️ 关键图片

img_0
img_1
img_2

📊 实验亮点

在实验中，AHRR方法在11个任务的基准测试中实现了2.6倍的几何平均加速，相较于传统的直接RTL设计方法，展示了显著的性能提升。这一结果表明，基于代理的高层次抽象设计在芯片设计中的有效性。

🎯 应用场景

该研究的潜在应用领域包括集成电路设计、FPGA开发和自动化芯片设计等。通过提升设计效率和质量，AHRR方法能够为芯片设计行业带来显著的经济效益和技术进步，推动智能硬件的发展。

📄 摘要（原文）

Large Language Model (LLM) agents are increasingly being explored for chip design, but most existing approaches operate directly at RTL. We ask whether agents can design better chips by leveraging higher-level abstractions. We compare Direct RTL Design, Agent-based HLS Design, Post-Compiler HLS Refinement, and Post-HLS RTL Refinement, and combine Agent-based HLS Design with Post-HLS RTL Refinement as Agent-based HLS with RTL Refinement (AHRR). We use FPGAs as a practical, easy-to-deploy platform for end-to-end evaluation, but note that the design-flow tradeoffs we study are largely independent of the target technology. Across a diverse 11-tasks benchmark suite, AHRR achieves a 2.6$\times$ geometric-mean speedup over Direct RTL Design across our benchmark suite. Case studies show that HLS distills design knowledge into abstractions that agents can leverage, while RTL refinement recovers lower-level optimization opportunities. Together, these results make AHRR a promising workflow for agentic chip design. The code and evaluation artifacts are available at https://github.com/ZijD/AHRR.