Towards Autonomous Accelerator Design: FPGA Accelerator Generation with SECDA

📄 arXiv: 2606.11117v1 📥 PDF

作者: Vinamra Sharma, Xingjian Fu, Jude Haris, José Cano

分类: cs.AR, cs.AI, cs.PF

发布日期: 2026-06-09

备注: Accepted to the Machine Learning for Architecture and Systems Workshop (MLArchSys), co-located with ISCA 2026

💡 一句话要点

提出SECDA-DSE框架以自动化FPGA加速器设计

🎯 匹配领域: 支柱九：具身大模型 (Embodied Foundation Models)

关键词: FPGA加速器 设计空间探索 大型语言模型 自动化设计 人工智能应用 硬件优化 高性能计算

📋 核心要点

  1. 现有FPGA加速器设计方法耗时且高度依赖领域知识，导致设计效率低下。
  2. SECDA-DSE框架通过结合大型语言模型，自动化FPGA加速器的设计空间探索，降低人工干预需求。
  3. 实验结果表明，SECDA-DSE能够生成高效的加速器设计，并在FPGA上成功执行，展示了其在多种工作负载下的适应性。

📝 摘要（中文）

设计基于FPGA的加速器以满足现代人工智能工作负载的需求，涉及复杂的硬件设计空间，传统方法耗时且依赖于丰富的领域知识。SECDA-DSE框架通过将大型语言模型（LLMs）集成到SECDA生态系统中，指导FPGA加速器的设计空间探索。该框架结合了结构化的设计空间探索生成候选架构，并利用LLM进行推理引导的探索，最终生成的加速器设计在FPGA硬件上成功执行，展示了LLM引导的探索在适应不同工作负载架构配置方面的潜力，同时减少了探索时间和对人类专业知识的需求。

🔬 方法详解

问题定义：论文旨在解决FPGA加速器设计过程中的高复杂性和耗时问题，现有方法往往需要大量的手动干预和领域知识，限制了设计效率和灵活性。

核心思路：通过引入大型语言模型（LLMs），SECDA-DSE框架能够自动化设计空间探索，利用推理引导的生成方法来快速生成候选架构，减少对人类专家的依赖。

技术框架：SECDA-DSE框架主要包括两个模块：结构化设计空间探索器和LLM堆栈。前者负责生成候选架构，后者通过检索增强生成和链式思维提示进行推理引导探索，并通过反馈循环进行迭代优化。

关键创新：SECDA-DSE的核心创新在于将LLMs与设计空间探索相结合，形成了一种新的自动化设计方法，显著提高了设计效率和灵活性，区别于传统的手动设计方法。

关键设计：在设计过程中，SECDA-DSE采用了反馈循环机制，确保生成的架构能够根据实际执行结果进行优化，同时在参数设置和数据流策略上进行了细致的调整，以适应不同的计算内核需求。

🖼️ 关键图片

fig_0
fig_1

📊 实验亮点

实验结果显示，SECDA-DSE成功生成了三种加速器设计，包括元素级向量乘法、2D卷积和矩阵转置，并在FPGA硬件上实现了端到端执行。这些设计在计算并行性和数据移动之间的权衡方面表现出色，验证了LLM引导探索的有效性。

🎯 应用场景

该研究的潜在应用领域包括人工智能加速器设计、嵌入式系统优化和高性能计算等。通过自动化设计过程，SECDA-DSE能够显著提高FPGA加速器的设计效率，降低开发成本，推动FPGA在各类AI应用中的广泛应用。

📄 摘要（原文）

Designing FPGA-based accelerators for modern artificial intelligence workloads requires exploring a large and complex hardware design space that involves architectural parameters, data flow strategies, and memory hierarchies, making the process very time consuming. While existing methodologies such as SECDA enable rapid hardware-software co-design through SystemC simulation and FPGA execution, identifying efficient accelerator configurations remains a largely manual process requiring extensive domain knowledge. SECDA-DSE is a framework that integrates Large Language Models (LLMs) into the SECDA ecosystem to guide design space exploration (DSE) of FPGA-based accelerators. It combines a structured DSE Explorer for generating candidate architectures with an LLM Stack that performs reasoning-guided exploration using retrieval-augmented generation and chain-of-thought prompting, coupled with a feedback loop for iterative and reinforced refinement. Building on our previous work introducing SECDA-DSE, this paper extends its evaluation by generating three accelerator designs, including element-wise vector multiplication, 2D convolution, and matrix transpose, and performing end-to-end execution on FPGA hardware. The results show that SECDA-DSE can generate SECDA-compliant accelerator designs that are successfully synthesized and executed on FPGA hardware. Furthermore, the generated designs capture kernel-specific trade-offs between compute parallelism and data movement, highlighting the potential of LLM-guided exploration to adapt architectural configurations across diverse workloads while reducing exploration time and the need for extensive human expertise.